新闻动态

失效分析~ESD测试标准与方法


在半导体行业,ESD测试一般分为两类:样品研究型测试和产品通过性测试。在芯片的研发阶段,与ESD防护研究最为相关的是防护器件的功能测试,此阶段的测试目前广泛采用的是传输线脉冲(Transmission Line Pulse,TLP)技术。通过TLP测试,可以获得防护器件的关键性能参数,便于在生产制造过程中调整相关的设计,从根本上提高产品的ESD防护能力,保证良率。

 

在产品通过性测试中,为了更好地量化不同情形下的ESD冲击,一般分为五种不同的模型:人体模型(Human Body Model,HBM)、机器模型(Machine Model,MM)、充电器件模型(Charged Device Model,CDM)、IEC(International Electro-technical Commission)模型、人体金属模型(Human Metal Model,HMM)。其中一直被半导体业内作为元器件上ESD等级衡量标准的主要是前三种模型(HBM,MM,CDM)。也是我们今天介绍的重点,后两种模型则是侧重于描述板级和系统级ESD防护的具体细节。


一,人体模型(HBM)
人体模型(HBM)是指人体因摩擦等原因带上一定的静电荷后,与集成电路的某些引脚接触且集成电路的另一部分引脚恰好接触到地时,人体上的静电荷就会流经集成电路进入大地。此放电的过程会在短到几百纳秒的时间内产生数安培的瞬间放电电流,如果没有适当的防护措施,这个瞬间的大电流足以对集成电路芯片造成损坏。


上图为HBM等效电路图,其中人体的等效电容为100pF,等效放电电阻为1.5kΩ。各行业组织协会,如静电放电协会(ESDA)、电子器件工程联合委员会(JEDEC)、汽车电子协会(AEC)等都相应提出了各自的标准模型。
(HBM放电波形)

 

1KV零欧姆放电电流波形注:CT1探针+ATT (0.2V /A)

峰值电流(IPS)1 kV = 0.67A +/- 10%

上升时间测量 (10 to 90%)2 - 10ns

Decay Time130-170ns


二,机器模式(MM)

 

机器模型(MM)是指在生产制作过程中,机器本身有可能积累电荷。若与集成电路产品的部分引脚接触并与地构成回路,静电荷就会流经集成电路到地。一般将机器的等效电容取为200pF,而等效电阻为0,其简单等效原理如下图。在此机器模型中,由于等效电阻为0,所以放电过程很快,呈现正负向放电冲击,会在几十纳秒的时间里形成数安培的电流,造成的破坏大于人体放电的情形。MM与HBM一样,都是外界带电体接触IC产品形成的放电现象,因此测试方法与HBM相同,这里就不再赘述。



需要特别指出的是,由于MM测试方法与HBM基本一致,而且产生的失效指标也近似,因此有部分客户已不把MM测试作为必须项了,但也有客户坚持进行测试。


三,充电器件模式(CDM)
充电器件模型(CDM)不同于HBM和MM两种放电模型,它是指集成电路产品本身在组装或者运输过程中被充电,接触到地或其他导体时发生电荷转移,电荷从集成电路内部流出。此模型的放电电流上升时间约为0.2~0.4ns,持续时间约为6~8ns,电流峰值约为相同ESD应力下HBM的15~20倍,充电器件模型的等效电路如下图所示。由于IC内部累积的静电会因集成电路组件本身对地的等效电容而变化,集成电路摆放的角度与位置以及其所用的封装形式的不同都会造成不同的等效电容。


CDM测试方法由于CDM的静电放电机制与HBM、MM不同,所以CDM的测试方法也有所区别。CDM测试一般分为两步,简单来说就是首先静电电压需要被充入待测IC,当IC充电以后,IC本身就会携带有正电压或者负电压,接下来再将该IC的所有引脚依次分别接地放电,以完成CDM的静电放电测试。充电方式也有两种:直接充电(Direct charge CDM,D-CDM)和感应式充电(Field induced charge CDM,FI-CDM)。

CDM标准:

 

ANSI/ESDA/JEDEC JS-002-2018:已替换如下标准ESD 协会 STM5.3.1-2009JEDEC EIA/JESD22-C101F-2013

AEC-Q100-011-REV-D-2019(refer to JS-002)

JEITA ED-4701_302_304C-2013

 



三种波形的对比

上述三种放电模型中,ESD事件发生时的电流-时间波形有显著的差异,如下图所示。可以发现:HBM波形的持续时间做长,同时也最为平缓;MM波形表现为正负来回震荡;CDM波形除了正负来回震荡的特点外,最显著的特征就是速度快、过冲大,因而对器件的冲击也会更大。


闩锁测试(Latch-up)

闩锁效应是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。静电是一种看不见的破坏力,会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应(latch-up)是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上,则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏,并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下,器件在电源与地之间形成短路,造成大电流、EOS(电过载)和器件损坏